Intern struktur av NAND Flash

I 1965, etter at det bipolare røret ble oppfunnet av W. Shockley, W. Brattain og J. Bardeen, oppdaget Gordon Moore, medgründeren av Intel, en slik regel: når prisen forblir uendret, vil mengden energi som kan innkvartert på en integrert krets Antall transistorer vil dobles omtrent hvert år, og ytelsen vil også dobles. Faktisk vil antallet transistorer på en integrert krets dobles omtrent hver 18. måned i løpet av de neste årene. For eksempel, i løpet av de 18 månedene mellom Pentium 1.3 og Pentium 4, økte antall transistorer per arealenhet fra 28 millioner til 55 millioner.

I dag er driftsfrekvensen til prosessoren til en standard stasjonær PC beregnet i gigahertz, og kapasitetsinformasjonen som minnet kan lagre, beregnes i terabyte (TB). Denne økningen i antall transistorer per arealenhet er eksemplifisert ved minne, som også tilfeldigvis er en nøkkelkomponent i elektroniske systemer.

Halvlederminne kan deles inn i to hoveddeler: RAM (Random Access Memories) og ROM (Read Only Memories): RAM vil forsvinne etter at strømmen er slått av, mens ROM vil beholde den. En annen type minne, NVM (Non-Volatile Memories), er mellom de to ovennevnte typene. Innholdet kan endres, og dataene vil ikke gå tapt etter et strømbrudd. Dette er mer fleksibelt enn ren ROM, fordi innholdet i ROM er skrevet av produsenten og kan ikke endres av kunden.

Historien om ikke-flyktige minner begynte på 1970-tallet, og den første NVM var EPROM (Erasable Programmable Read Only Memory), siden den gang og frem til 1990-tallet har NVM gradvis blitt et av de viktigste medlemmene av halvlederfamilien, og mer oppmerksomhet har blitt betalt til utvikling av nye teknologier for å fremme fremgangen til NVM mer enn de resulterende økonomiske fordelene.

Siden 1990-tallet, ettersom halvlederminne har kommet inn i digitale terminalprodukter som mobiltelefoner, håndholdte datamaskiner og videokameraer, har dette markedet vært i en tilstand av rask vekst frem til i dag.

Den mest populære Flash-minnelagringsmetoden er basert på en teknologi kalt Floating Gate (FG). Du kan referere til følgende tverrsnittsdiagram. Et MOS-rør er sammensatt av to overlappende porter: den første er fullstendig omgitt av oksider; mens den andre er koblet til utsiden. Denne enkeltdøren tilsvarer å danne et elektronisk isolasjonsbelte, som sikrer at elektronene (data) i den kan beholdes i mange år. Prosessen med å lade og utlade denne isolerte delen kalles programmer og slett. På grunn av lading og utlading vil potensialet Vth inne i den isolerte delen bli endret; dette er arbeidsprinsippet til et typisk MOS-rør. Når vi påfører en spenning til en minnecelle, kan vi skille to tilfeller: når spenningen vi påfører er høyere enn Vth, gjenkjennes den som "1", ellers gjenkjennes den som "0".

NAND-minnecellestruktur

Array

Lagringsenhetene til minnet er organisert i form av en matrise, fordi denne organisasjonen effektivt kan redusere plassen som er okkupert av minnet. Jeg kan se forskjellen mellom NAND og NOR Flash ved å se på organiseringen av minnecellene. Vi introduserer NAND nå, fordi NAND er det mest brukte minnet for tiden.

I NAND-arkitekturen er minneceller organisert i serier hver 32. eller 64. som vist i figur 2.2. To transistorer for valg (de to eksterne pinnene til denne transistoren er DSL/Mdl [koblet til BL] eller SSL/Msl [koblet til SL]) er plassert i begge ender av hver streng med minneceller (32 eller 64) for å Dette sikrer tilkobling til kildelinjen (via Msl) og bitlinje (via Mdl). Hver NAND-minnecellestreng har en bitlinje som brukes til å koble til andre strenger. Kontrollporter brukes til å koble sammen ordlinjer (WLs).

Logiske sider er delen kontrollert av lagringsenheten kontrollert av samme ordlinje. Antall sider kontrollert av hver ordlinje er relatert til kapasiteten til lagringsenheten. Basert på lagringsnivået til lagringsenheten, kan Flash-minne deles inn i forskjellige kategorier: SLC (én lagringsenhet 1bit), MLS (én lagringsenhet 2bits), 8LC (én lagringsenhet 3bits), 16LC (én lagringsenhet 4bits) .

Hvis vi vurderer interleaving-tilfellet til SLC, danner oddetall og partall forskjellige sider. Et eksempel er: en SLC-ordlinje med en sidestørrelse på 4KB (4096 * 8=32768 biter) har 65536 minneplasseringer.

Selvfølgelig, hvis det er MLC, er det 4 sider, og hver minnecelleserie har en LSB (Least Significant Bit) og en MSB (Most Significant Bit). Derfor er det:

- MSB- og LSB-sider med jevne bitlinjer

- MSB- og LSB-sider med ulike bitlinjer

Alle NAND-minnecellestrenger av samme ordlinje slettes sammen ved sletting, og danner dermed en blokk (blcok), hvis to blokker er vist i 2.2, brukes samme buss, en Blokken er sammensatt av WL0<63:0>og den andre er WL1<63:0>.

Minnecellestrukturen til NAND Flash er en matrise. Ytterligere kretser kreves ved lesing, skriving og sletting av NAND. Siden hver die av NAND må pakkes, settes en passende en i designstadiet. Det er viktig å dimensjonere og bygge elektronikken rundt. For eksempel er den hierarkiske strukturen til hver die av NAND Flash slik.

Figur 2.3 viser et eksempel på et hierarki. Lagringsmatrisen kan settes opp som flere plan (to plan i figur 2.3), merket med ordlinjer i horisontal retning og bitlinjer i vertikal retning.

Raddekoderen er plassert mellom de to planene. En av oppgavene til kretsen er å fordreje ordlinjene til de valgte NAND-strengene på riktig måte for å sikre normal drift. Alle bitlinjer må kobles til sense-forsterkere (Sense Amp). Hver sanseforsterker kan ha en eller flere bitlinjer, som vi vil introdusere i detalj senere i denne delen. Hensikten med sensorforsterkeren er å konvertere strømmen i minnecellen til en digital størrelse. I det perifere området er det noen enheter som kreves for å lade minnecellene, samt spenningsstyringsenheter, logiske kretser og andre enheter. PAD-er brukes til å kommunisere med eksterne enheter.